Flexible FPGA Design Engineer — RTL/Verilog, SoC

3 giorni fa

varese, Italia Dedagroup Tempo pieno

Dedagroup cerca un professionista per la divisione FPGA che progetterà e verificherà algoritmi per l’elaborazione digitale, implementando protocolli di comunicazione e verifiche su simulazioni e misure.

La risorsa lavorerà su HDL (VHDL/Verilog/SystemVerilog), integrando IP di vendor e sviluppando soluzioni SoC, con attività di prototipazione, test e redazione di documentazione tecnica.

#J-18808-Ljbffr