FPGA Design Engineer: RTL, IP Integration

2 giorni fa

Lazio, Italia Dedagroup Tempo pieno 45.000 € - 65.000 € Contratto

Dedagroup, tramite Deda Connect, cerca una figura per lo sviluppo e verifica di FPGA a Roma o Milano. Progetti in infrastrutture IP, sistemi embedded e reti complesse richiedono competenze in HDL e integrazione IP, anche su SoC.

Responsabilità includono scrittura RTL, integrazione IP, test su scheda e redazione di documentazione tecnica. Laurea in ingegneria, conoscenza di VHDL/Verilog e strumenti di sviluppo come Quartus o Vivado sono fondamentali.